



格科微电子（上海）有限公司

GC0307 CSP 封装说明书

V1.6

Galaxycore Confidential

GalaxyCore Inc.

目 录

1. 设计指标.....	4
2. 外围电路.....	4
3. 设计说明.....	5
3. GC0307 CHIP (CSP) 说明.....	5
3.1 GC0307 CSP 封装(MM).....	5
3.2 CSP 封装点阵表.....	6
3.3 管脚说明.....	6
3.4 PCB 焊盘设计说明图.....	7
3.5 CSP 封装尺寸图.....	7
3.6 CSP 封装说明.....	8
3.7 参考 FPC 示范.....	9

1. 设计指标

Array size	VGA	640 x 480
Pixel size		3.2 μ x 3.2 μ
Power supply		2.8V (±0.2V)
Power supply current		20 mA (operating)
Standby current		10 μA (standby)
Output mode (8-bit)		Raw RGB YUV/YCbCr 4:2:2 RGB565/555/444
Optical format		1/7"
Chief ray angle		25 °
Image transfer rate (Max)	VGA	30 fps @24 Mhz
	CIF	80 fps @ 24 Mhz
	QVGA	90 fps @24 Mhz
	QQVGA	120 fps @ 24 Mhz
S/N Ratio		~42 dB
Scan mode		Progressive
Maximum expose		4095 Row time
A/D Converter		10 bit
Packaging		CSP/PLCC/Wafer

2. 外围电路




图 1 外围电路图

3. 设计说明

外围电路设计说明：

- ✧ GC0307 芯片只需要单电源供电，DVDD28 = 2.8V，其余电源 DVDD18，AVDD25 及数字参考电源 VREF 管脚在模组内部通过电容接地。不需要引出到模组连接器。
- ✧ 电源上加如图示 C1、C2、C3，C4 滤波电容，容值均为 0.1uF。
- ✧ 电容摆放时尽量靠近 Pin 脚。
- ✧ RESET pin 没有引出，由芯片内部控制。
- ✧ SBCL/SBDA pin 内部已有上拉电阻，用户的系统板可以不加上拉电阻。

4. GC0307 CHIP (CSP) 说明

4.1 GC0307 CSP 封装(mm)




图 2 CSP 焊盘顶层图

4.2 CSP 封装点阵表

	1	2	3	4	5
A	AVDD25	VREF	SBDA	SBCL	D7
B	GND	PWDN	HSYNC	D6	D5
C	VSYNC	D0	D3	D4	PCLK
D	DVDD28	D1	D2	DVDD18	IN_CLK

4.3 管脚说明

管脚号	名称	管脚类型	功能/说明
A1	AVDD25	电源	模拟电路电压, 内部产生, 通过 0.1 μ F 或 1 μ F 的电容器接地
A2	VREF	电源	数字参考电源, 通过 0.1 μ F 的电容器接地
A3	SBDA	输入/出	串行通讯口数据线
A4	SBCL	输入	串行通讯口时钟线
A5	D7	输出	YUV/RGB 输出位[7]
B1	GND	电源	模拟/数字地
B2	PWDN	输入	0: 正常模式 1: 省电模式
B3	HSYNC	输出	HREF 输出
B4	D6	输出	YUV/RGB 输出位[6]
B5	D5	输出	YUV/RGB 输出位[5]
C1	VSYNC	输出	VSYNC 输出
C2	D0	输出	YUV/RGB 输出位[0]
C3	D3	输出	YUV/RGB 输出位[3]
C4	D4	输出	YUV/RGB 输出位[4]
C5	PCLK	输出	Pixel 时钟输出
D1	DVDD28	电源	主供电电源 2.8V, 通过 0.1 μ F 或 1 μ F 的电容器接地
D2	D1	输出	YUV/RGB 输出位[1]
D3	D2	输出	YUV/RGB 输出位[2]
D4	DVDD18	电源	数字电路电源, 1.8V, 内部产生, 通过 0.1 μ F 或 1 μ F 的电容器接地
D5	IN_CLK	输入	系统时钟输入

*D[7:0] 8 位 YUV 或 RGB 数据 (D[7]MSB, D[0]LSB)

**Reset 内部拉高, 外部没有 PIN 脚引出

4.4 PCB 焊盘设计说明图





图 3 PCB 焊盘设计说明示意图


4.5 CSP 封装尺寸图



4.6 CSP 封装说明

	标号	正常	最小	最大
		毫米		
封装尺寸	A	3.290	3.265	3.315
封装尺寸	B	2.758	2.733	2.783
封装整体高度	C	0.775	0.715	0.835
锡球高度	C1	0.160	0.130	0.190
封装本体高度	C2	0.615	0.580	0.650
上表面到硅片的玻璃厚度	C3	0.435	0.415	0.455
锡球直径	D	0.300	0.270	0.330
锡球总数量	N	20		
水平方向锡球数量	N1	5		
竖直方向锡球数量	N2	4		
水平方向球间距	J1	0.600		
竖直方向球间距	J2	0.600		
锡球中心到水平边缘	S1	0.445	0.415	0.475
锡球中心到竖直边缘	S2	0.479	0.449	0.509

4.7 参考 FPC 示范



连接器引线




图 4 FPC 参考图